Die Halbleiter-Division von Motorola hat nach eigenen Angaben eine revolutionäre neue Architektur für SRAM (= Static Random Access Memory) entwickelt, von deren höherer Geschwindigkeit vor allem High-end-Geräte im Bereich Netzwerke und Kommunikation profitieren sollen. Dank "Zero Bus Turnaround" (ZBT) kann das 4-MB-Modul erstmalig mit jedem Taktzyklus Daten verarbeiten. Im Gegensatz zu herkömmlichem SRAM vermag es bei jedem Zyklus Schreib- und Lesevorgänge in beliebiger Reihenfolge abzuarbeiten, so daß die Bandbreite voll genutzt wird. Chips mit 8 MB beziehungsweise 16 MB sind ebenfalls geplant.